- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
这样走时钟线可以吗？
录入：edatop.com 点击：
由于层数和空间限制，时钟线只能走成如图的样子，会不会有什么问题?求解，谢谢.
可以的，看起来很不爽。但是不知道速率和频率是多高。
没问题，DDR的差分是伪差分，关键是等长、防干扰。
是否考虑走neck模式呢?
你也只能这样了
可以！很多都是这么走的
TKS All.
请问能把右边 site 的时钟信号先从表层走到中间位置，再在内层连接吗?
要是在我们公司 绝对不行的
能改吗，亲
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教内层过孔无焊盘制做
下一篇：placement edit模式时不显示鼠线
