- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于LPDDR跨分割
录入：edatop.com 点击：
一片328PIN BGA 一片90PINLPDDR 16位地址线 32位数据线 还有一些控制线 四层板
高位数据 低位数据走底层
地址控制时钟走顶层
芯片放在底层 之前为了保护时钟和地址线 我选择了T/G/P/B的层叠 因为LPDDR内部有2个电源 总是要跨分割 不知道如何取舍?
之前有老师建议 地层靠近底层 然后顶层时钟线包地，这样地址就会垮分割。
该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。
高位数据 低位数据走底层
地址控制时钟走顶层
芯片放在底层 之前为了保护时钟和地址线 我选择了T/G/P/B的层叠 因为LPDDR内部有2个电源 总是要跨分割 不知道如何取舍?
之前有老师建议 地层靠近底层 然后顶层时钟线包地，这样地址就会垮分割。
该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。
看看LAYOUT GUIDE。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了
速率这么低，没什么担心的，
手机DDR不跨Power吧,最多一面参考地，一面参考电源。
为什么颗粒要放那么远，有长度要求吗?
板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响
板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响
试试，做完就知道了，另外这个133M，我认为是核心频率吧，数据频率会?
如果是铁壳就没什么担心的，即使是 塑料壳，你又是4层板，有一个完整的地平面，应该不用担心的。
他这个不算远吧?估计也是3CM以内
各位亲，EMC现在已经通过，GND和POWER叠层换了下
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：有没有办法关闭或开启constraint region的区域规则？求解，谢谢
下一篇：导入CAM350修改精度后如何保存导出
