- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
小方格无法去掉，有没有大神有终结的解决办法
录入：edatop.com 点击：
看了以前的帖子，无法解决这个问题，还有帖子说学堂。我等没有money，入学堂还得缴费还得视频，太麻烦了。
有没有大神们可以用文字的解决操作方法?
小方格无法去掉，有没有大神有终结的解决办法
有没有大神们可以用文字的解决操作方法?
小方格无法去掉，有没有大神有终结的解决办法
删掉重新走一下就好了
把fixed或group的属性删掉，然后稍微推一点点就可以了
我一般都是删掉重新走一下线就好了！
确实遇到过这个问题，等待大神出来解决啊
那么多，删掉从来比较麻烦
两种方法都行不通啊
一般是group属性，不过看着碍眼，但是制板没有影响的。
布局时带线加了group属性，就出现你看到的结果，正规做法是加group属性就不要带线，带线了就要删除group属性后，再布线。
我觉得是将它的DISBAND MODULE属性拿掉。
谢谢啦
切partition也会出现这个方格
可以尝试把FIX所有的VIA 点选route>optimize rat ts
学习了 ！ 这个问题也碰到过 经常 ！
我以前都是把线EXPORT-SUB,然后把有问题的线删除，再import -sub进来就好了
学买了。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Allegro与HDL link的问题
下一篇：各位有没有试过在内电源层局部区域分割成GND网络？这样有什么弊端，求指教！
