易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 对于封装有via keepout的如何在区域规则里面设置可以避免DRC？

对于封装有via keepout的如何在区域规则里面设置可以避免DRC？

录入：edatop.com 点击：

对于封装有via keepout的如何在区域规则里面设置可以避免DRC?

给keepout加via allow属性

你还不如删了那VIA KEEEPOUT呢啊

删了via keepout

同意删除via keepout.反正你都要加via了。它没有存在的必要。

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：有关DDR3 信号线参考平面的问题？
下一篇：Allegro 移动元件到指定坐标会有偏差

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行