- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求一个XILINK赛灵思主控带DDR的PCB
录入：edatop.com 点击：
求一个XILINK赛灵思主控带DDR的PCB，有ddr部分就可以了，最近项目用的赛灵思，没有画过DDR，上面怕出事，所以保险就是找个赛灵思的板子学习下，求群主的童话帮一下了，谢谢呢！
如果DDR采用fly by结构，那地址线每个DDR到主控都做等长规则?这样的话，都是最远端的DDR地址线最长呀。绕线的话，永远都等不了长了呀
DDR采用fly by结构 指的是地址线复用 不是每个DDR地址线到CPU 长度都要一样长
主要是数据线到CPU 要做等长，严格的话 每个DDR的数据误差都控制在一定范围内
就可以了
flyby结构 地址线不用做等长要求? T型结构，地址线到每片要做等长。
flyby结构地址线也有等长要求。CPU到第一片DDR的地址线做等长，然后第一片DDR和第二片DDR之间的地址线再做一次等长。等长误差就看具体要求了。
就是分段等长啊
小编说的是XILINX吧，
目前要做一个18片DDR的XILINX板子，求模板。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：发现一个挺好用的allegro功能
下一篇：来人给解答下，求教！
