• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 差分线规则设置问题

差分线规则设置问题

录入:edatop.com     点击:
最近一个设计,一对差分线,在同一层走线,但是要求是分开两种线宽线距算阻抗,就是分开两段,参考层会不同。该怎么设置差分规则呢?一般都是给一对差分线NET加规则,那两种规则怎么加在一个网表上?有大神帮忙解决一下!

不清楚,为啥要这样搞呢、、觉着可以加个0 ohm 的电阻什么的,分成两个net  ,不然一个net  高2个规则行不通

是网口部分,之前也没有这么做过。这次领导要求的。交换芯片出来经过ESD器件后线要变粗,当然要保证阻抗,线距也要变,可能怕线太细经不起静电或浪涌吧。

通过neck模式或区域规则

不是有区域规则吗?

尝试了一下,两种方式都还可以。不过用区域规则又新出现了DRC,还没解决。

可以解决的

网络变压器后级的ESD现在基本可以不要了 realtek除外  像intel marvell这些  静电都可以抗
交换机出来esd芯片都靠近变压器

网口部分是有这规则的,不过只是把线搞粗些就行了,间距会自动变的,出了esd 或变压器  正常走就行了

谢谢大家的建议,网口部分由于器件管脚和布局的原因,其实也很难走比较好的差分线,做到阻抗匹配也比较勉强。过了变压器到网口,中间层都挖空了,也不可能做阻抗了。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求助:如何防止使用gerber抄PCB
下一篇:更新器件后1脚位置变了,但是走好的线也跟随着变更了现在网络,急需解答,谢谢

PCB设计培训课程推荐详情>>

  网站地图