• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 打孔在,静态负片铜皮上,不同的网络,为什么没报DRC错误.

打孔在,静态负片铜皮上,不同的网络,为什么没报DRC错误.

录入:edatop.com     点击:

谢谢.

有可能

做一下DBcheck看看,也可能是静态铜皮没填充

负片 ,不单单是孔,其他的通孔PIN也一样不会报DRC,调用隔离焊盘,已经隔开了的,报DRC那就是库有问题了

是隔离焊盘把不同的网络完全隔离了,相同的网络是怎么连接的?是不是相同的网络部分隔离,部分灌铜进去是吗?

你打开平面看就知道了,填充孔显示
相同网络是通过花焊盘(FLASH)连的(不是你说的部分隔离部分灌铜),就看你封装怎么设计了,没有就会全连,出光绘也可以统一设置全连
ALLEGRO的封装分开好几个部分组成的,建议可以去了解下封装

好的,谢谢你.

用正片出了~

为啥一定要用静态铜皮啊,有什么好处呀。

显示问题吧

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:GRE功能问题求助
下一篇:快捷键无法自动切换了?

PCB设计培训课程推荐详情>>

  网站地图