• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求救, 有沒有大神能幫一下忙 Intel KabyLake CPU

求救, 有沒有大神能幫一下忙 Intel KabyLake CPU

录入:edatop.com     点击:
Hi, All:
如題,最近有新案子要開案,用Intel KabyLake CPU.
能否提供CPU區的Fan-out gerber給我,或有公板可以參考一下。
主要是想了解如果用傳統製程,
Min. Trace/Saping是多少。
Cline to BGA PAD是多少。
方便的話寄到我的油箱給我 : jerrychan1019@gmail.com
謝謝!

问INTEL要。

还没做过。我也想知道。

呵呵,这种东西要看你的bga的pin间距是多少?还有你得阻抗要求是多少?你几层板?信号线多不多?如果你得层数够用,信号线里面也没有差分线,那么就很简单啦,如果你得层数紧张,又有一堆差分线,那么去他的阻抗,能走出来并且板厂能做出来才是王道。

出线是王道

MARK

现在不能直接贴本地图片了?ITNEL现在最新的是coffce lake
KBL 中,阻抗单根基本是50ohm,差分对(DP/HDMI,PCIE,DMI,这些都是85OHM,DDR4/3 CLK 62OHM,CTRL 40OHM,DQS为68和70OHM,DQ为40ohm) 加上PCH的,除了RJ45设计100OHM为其它USB3.0 2.0,SATA /CLK 等差不多都是以85OHM设计
至于线宽间距,要看你设计多少层来算,层数不一样,相同阻抗的线宽间距也是不一样的,
CPU 里的出现和间距
如果是四层板,VIA都可以打12-22的,一般VIA TO PAD / VIA TO LINE / LINE TO PAD 为4mil,有时候也可以做3.5MIL,但如果做成3MIL的话,价格是比4MIL要贵的。
一般如果觉得出线多,VIA 用10-20的都可以出了,无论四层还是多层,CPU没太大问题,除了debug那组线杂一点,其它都很好出线,PCH难搞一点。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:新人请教:带焊盘的M3,M5螺钉安装孔需要做成什么封装?
下一篇:allegro中对齐via

PCB设计培训课程推荐详情>>

  网站地图