• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 16.6创建网表出现的错误如图

16.6创建网表出现的错误如图

录入:edatop.com     点击:
哪里问题?


一般导出网表不是选DSN那里吗?

这原理图只有一个文件夹,选文件夹和DSN都一样的。

去这个原理图的目录找allegro这个文件夹,里面有提供是哪的问题

网络表生成失败的原因有很多,可以打开原理图所在目录 allegro文件夹,里面有个netlist.log文件,详细记录了问题,一一解决后再试。

16.3版本没问题,就这16.6无论哪个原理图都生成不了网表

水一下

这种问题是有可能的,原因未知。看看,是不是sub design的问题。主要从版本升级的功能上考虑。

已经查出原因了,打了补丁就导不了网表

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:step模型的高度和place_bound的高度不一样怎么办
下一篇:请教关于Allegro分层查看的功能?

PCB设计培训课程推荐详情>>

  网站地图