- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求助:有什么方法去验证原理图库?
没有人知道吗?自己顶啊。
在工程里有一个verify,有人用过吗?
verify第二项
楼上说的是verify rules吗?我已经试用了,为什么我选minimal----mandatory properties present in package file我的原理图库都没有可以通过的?请指教,问题除在什么地方?
以下是引用markwang在2005-11-11 10:16:59的发言:
楼上说的是verify rules吗?我已经试用了,为什么我选minimal----mandatory properties present in package file我的原理图库都没有可以通过的?请指教,问题除在什么地方?我已经把SPB155删除了,我记得是Verify->install**** and packaging选项的,验证part的封装和ptf文件是否正确,包括land pattern。
我用的是15。2的,在工程目录下有verify.不知道哪个可以检查part table表。
谢谢楼上的
大家帮我看看这是什么的错误:
****************************************************************************Design Name: std_connector.ide_jackRules Checked: origin_non_centered body_file_namechipsprt_cross_check body_to_physical_check physical_to_body_check Tristatepin_output_load Tristatepin_input_load prop_present
****************************************************************************
ERROR (prop_present) Property(s) missing in physpacktype Property(s) : BODY_NAME PART_NAME CLASS JEDEC_TYPE Missing : JEDEC_TYPE Physpacktype : 'IDE_JACK' Designstd_connector.ide_jack(sym_1)
************************************************************************************************Violations: ERROR = 1 ************************************************************************************************
Rule Based Summary************************************************************************************************RULENAME INFO OVERSIGHT WARNING ERROR Fatal TOTALorigin_non_centered 0 0 0 0 0 0body_file_namechipsprt_cross_check 0 0 0 0 0 0body_to_physical_check 0 0 0 0 0 0physical_to_body_check 0 0 0 0 0 0Tristatepin_output_load 0 0 0 0 0 0Tristatepin_input_load 0 0 0 0 0 0prop_present 0 0 0 1 0 1TOTAL 0 0 0 1 0 1
************************************************************************************************
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:导入板子的封装与库的封装不对应 表贴盘变过孔!加急加急加急!
下一篇:如何解决16.3、16.5和16.6共存的问题。