- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
Capture CIS 在转allegro中,出现这个错误是什么意思,急,附图！
录入：edatop.com 点击：
Capture CIS 在转allegro中,出现这个错误是什么意思,急,附图！
高人請指點一二。
不会用呀！
netrev即Create or Update Allegro PCB Editor Board，Create Netlist时在Create Netlist对话框勾选此项即可在Allegro PCB Editor中创建或更新电路板，并且网表被传递到Allegro，不必再使用File>Import Logic导入。netrev.lst是netrev的log文件，记录了执行过程中的信息，可通过查看这个文件或Session Log中的信息了解具体执行情况。
你的抓图显示生成网络表正确，而不能创建电路板，有可能是你的元件封装Allegro不能识别或是你未在Allegro中设置正确的封装库路径。
你到SESSION LOG里看看，里面有出错信息的。
?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Cadence 与SSD无缘？
下一篇：allegro线宽自动变窄
