• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 急:请大侠们指点.在线等.先谢过.

急:请大侠们指点.在线等.先谢过.

录入:edatop.com     点击:

为何我设定了Nets属性宽后,走出的线IC脚上总会产生DRC符号.

drc上的符号是什么?

那肯定就是与你设定的不相符了!

LISTING: 1 element(s)

< DRC ERROR >

Class: DRC ERROR CLASS
Subclass: TOP
Origin xy: (1907.54 1460.67)

CONSTRAINT: Line to SMD Pin Spacing
CONSTRAINT SET: DEFAULT
CONSTRAINT TYPE: NET SPACING CONSTRAINTS
Constraint value: 5 MIL
Actual value: 4.19 MIL

- - - - - - - - - - - - - - - - - - - -

Element type: VERTICAL LINE SEGMENT
Class: ETCH
Subclass: TOP

part of a connect line
Part of Net Name: 1.8V_AVDD

segment:xy (1921.73 1435.67) xy (1921.73 1608.27) width (20.00)

- - - - - - - - - - - - - - - - - - - -

Element type: SYMBOL PIN
Class: PIN

PIN: U6.77
pinuse: UNSPEC
location-xy: (1902.05 1435.67)
part of net name: GND

那个drc是间距错误,你的间距不符合要求。

那要在那里设呀,请指点.谢谢

应该是pin与line之间的问题吧

CONSTRAINT: Line to SMD Pin Spacing
CONSTRAINT SET: DEFAULT
CONSTRAINT TYPE: NET SPACING CONSTRAINTS
Constraint value: 5 MIL
Actual value: 4.19 MIL

比如设定一对 差分信号

你拉线的时候他会一起走~~一起出线~但是会出drc错误

原因就是你没就对差分信号进行 约束 设置~

导致line 到 line 的距离出问题

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:如何利用EXCEL表格进行CAPTURE SWAP
下一篇:请教关于Cadence 15.0的HDL

PCB设计培训课程推荐详情>>

  网站地图