在allegro中铺铜，怎样设置能铺成一块网格状的铜或者没有网格状的完整的铜箔？

在allegro中铺铜，在哪里设置能铺成一块网格状的铜或者没有网格状的完整的铜箔?

找了好久，都不知道该在哪里设置，大家帮帮忙把，谢谢！好象只能铺网格状的铜，在parameters中设置．

铺面有动态与静态之分

静态面可以被执行逼让命令

你所说的网格可能是你选的模式有关，静态面有多种模式

在右边设置

动态铺铜可以自动避让，静态铺铜不可以，这个我知道，

我的意思是怎样设置能铺成完整的一块铜箔或者是网格状（当然也有横的、竖的，或者45度的）。在哪里设置能生成完整的铜箔?

显示实心的shape（铜箔），在setup\user preference editor中display选项卡,将display_shapefill一栏中的值填1～5之间的某个数(象素)就可以啦，试试看。

"bingbingzh"这位老兄可否留下你的qq?我的是：416655232

可惜bingbingzh是jj或者是mm呀，呵呵！

这个是不是就是显示的问题呀? 其实铺出来的铜到底是什么样子的呀?偶一直很迷惑的。我把那个值改了后，1的时候显得很密，5的时候很稀，但是这个是不是仅仅是显示的问题呀?能反应铜箔的真实状态吗?偶毅然很疑惑。

大家难道不铺铜吗?怎样能看到真实的铺铜的样子呢?显示不能反应真实状况，是吗?

所见就是所得啊！要网格状或实心铜在shape->global parmeters->点void controls->minimum aperture for...修改其值。

是不是有些版本有shape－dynamic shape parameters－xhatch style中有solid的选项，我用的15。2的版本怎么没有呢?只有veti hori diog几种。

我修改minimum aperture for artwork fill 了，怎么没有变化，况且我第一次铺的是veti－hori的，第二次铺both－diag的，都没有什么变化呀?怎么会是所见即所得呢?

越来越迷惑了，呵呵！

大概只能出gerber后才能看到铺铜的真实情况。

用静态铺铜可以铺出网格状的铜箔的，而且看到的就是网格状的。15。2版是这样的。

但是不知道动态铺铜能否铺出网格状的铜箔，因为用静态转动态铺出的铜箔不能全部自动连接via和pin，不知道问题在哪里。

各位大侠有啥高见吗?

以下是引用一个好人在2005-12-21 16:47:21的发言：

具体是这样的

1.你点选shape\Polygon画一块铜，然后选择shape\select shape or void选中你画的铜点鼠标右键选择 Parameters...然后在弹出选项中选shape fill\fill styple选项中选择Hori_Vert点OK确定就形成网状铜

2.上一点是修改网状铜,也可以直接画一块网状铜点选shape\Polygon在右边options\shape fill\type选项(也就是选择动态与静态铜的选项)中选择Static crosshatch开始画铜就能直接形成网状铜

呼回答了这么多你该明白了吧，再问下小编前辈你公司有没有培训新人啊，我有个朋友是LAYOUT新手如果有收新手可以联系我QQ12317109！

谢谢了，用第一种方法可以画出网状铜，但是出现好多drc，不知什么意思。呵呵，drc内容如下：

LISTING: 1 element(s)

< DRC ERROR >

Class: DRC ERROR CLASS
Subclass: BOTTOM
Origin xy: (4055.65 2822.46)

CONSTRAINT: Thru Pin to Shape Spacing
CONSTRAINT SET: DEFAULT
CONSTRAINT TYPE: NET SPACING CONSTRAINTS
Constraint value: 5 MIL
Actual value: 0 MIL

- - - - - - - - - - - - - - - - - - - -

Element type: ODD-ANGLE LINE SEGMENT
Class: ETCH
Subclass: BOTTOM

segment:xy (1333.69 100.50) xy (5856.69 4623.50) width (1.00)

- - - - - - - - - - - - - - - - - - - -

Element type: SYMBOL PIN
Class: PIN

PIN: J5.16
pinuse: UNSPEC
location-xy: (4032.00 2804.00)
element is on a dummy net

我把图贴在http://www.pcbbbs.com/viewthread.php?tid=91617&replyID=197691&skin=1中了，好人帮我看看把，谢谢了！

改成网状铜后，我改大了line to space的constraints的值，那些不同名过孔周围的drc不见了，但是好多via和through pin仍然不能显示出与其net同名的花焊盘，但是部分就有了。不知道该怎样操作，可以将这些没有连到网状铜的net与同名的网状铜连起来。

15.2的shape不是很好

走线的时候你可以用动态的铜,这样方便一点

最后要改成静态的,这样数据才正确