• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请教SQ仿真中出现的问题

请教SQ仿真中出现的问题

录入:edatop.com     点击:
我layout有前后两个版本,一个是布了一部分线,另一个是基本布完线了。前者就可以提取拓扑仿真,后者不行,
仔细检查了setup advisor,没什么不同,但在SI Audit时同一条信号线出来的结果不一样
前者是
INFO >> The victim net(s) checked are :
     Y2_EXP_1 RAM0_DATA<5>
******************************************************************************
INFO >> Geometry window = 10mil
******************************************************************************
INFO >> No neighbor nets were found.
******************************************************************************
INFO >> List of assigned buffer models:
     Model Name    Net Name    Pin Name    Component    Design
     ----------    --------    --------    ---------    ------
     4416016_Buffer1  URAM0_DATA<5> 30       U19       Y2_EXP_1
     4416016_Buffer1  URAM0_DATA<5> 30       U15       Y2_EXP_1
     4416016_Buffer1  URAM0_DATA<5> 30       U18       Y2_EXP_1
     4416016_Buffer1  URAM0_DATA<5> 30       U14       Y2_EXP_1
     EP20K60E_20ke_ttl_3 RAM0_DATA<5>  164      U20       Y2_EXP_1
******************************************************************************
INFO >> List of components:
     Component    DeviceType    Class    Design    Signal Model
     ---------    ----------    -----    ------    ------------
     U19       UPD4416016-GND=GND,VCC=3V3 IC     Y2_EXP_1   uPD4416016G5
     U15       UPD4416016-GND=GND,VCC=3V3 IC     Y2_EXP_1   uPD4416016G5
     U18       UPD4416016-GND=GND,VCC=3V3 IC     Y2_EXP_1   uPD4416016G5
     U14       UPD4416016-GND=GND,VCC=3V3 IC     Y2_EXP_1   uPD4416016G5
     RP17      RP_4-51     DISCRETE  Y2_EXP_1   RP_4_51
     U20       EP20K60EQC208  IC     Y2_EXP_1   ep20k60e
******************************************************************************
INFO >> LayerStack Information For <Y2_EXP_1>...
  Type    Material       Name  Dielectric Electrical   Thickness Shield
                       Constant  Conductivity
                             (mho/cm)    (mil)
-----------------------------------------------------------------------------------------
SURFACE     AIR         -     1.000000  0.000000    0.000000  -
CONDUCTOR    COPPER        TOP    -     595900.000000  1.200000  No
DIELECTRIC   FR-4         -     4.500000  0.000000    8.000000  -
PLANE      COPPER        GND    -     595900.000000  1.200000  Yes
DIELECTRIC   FR-4         -     4.500000  0.000000    8.000000  -
PLANE      COPPER        POWER   -     595900.000000  1.200000  Yes
DIELECTRIC   FR-4         -     4.500000  0.000000    8.000000  -
CONDUCTOR    COPPER        BOTTOM  -     595900.000000  1.200000  No
SURFACE     AIR         -     1.000000  0.000000    0.000000  -
后者是
INFO >> The victim net(s) checked are :
     Y2_EXP_1_10.26 RAM0_DATA<5>
******************************************************************************
INFO >> Geometry window = 10mil
******************************************************************************
INFO >> The neighbor nets checked are :
     Y2_EXP_1_10.26 RAM0_DATA<6>
******************************************************************************
INFO >> There are no assigned models.
可以看出ibis没有加载上,但确实是加载了,不知道原因出在哪里?各位老大觉得是什么问题呢?
还有一个问题
在model library中有一项cds_models.ndx,请问怎么让dml被包含在其中?因为在sigxplore中add part时
IBISDevice中的模型的library显示是cds_models.ndx,也就是说只能在cds_models.ndx包含的模型中选取。
多谢了

在add existing library 中添加dml文件

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请问大家的brd上都用什么样的视频cmos 传感器?
下一篇:怎么修改allegro pcb导出symbol的路径?

PCB设计培训课程推荐详情>>

  网站地图