- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
在做元件库时遇到的麻烦事。
录入：edatop.com 点击：
我在做元件库时，要画那个什么逻辑引脚图来着的，点击保存的时候出现这样的提示：
Symbol 'sym_1' : Pin A,B is not on Standard Grid
请问这是为什么?
你的逻辑脚不在格点上，重新移动看，行不行?
有时候行，有时候不行，关键是怎么把这个讨厌的检测关掉，就是我随便放哪都没问题。
有时就是明明在格点上，就是不行
要按照他的规范来,否则无法进行下一步工作！
我也经常遇到
是啊要按规范做要不做好了也不好用（拉线拉不到引脚上）。一定要放到偶数格点上。
那是因为你原来建库的时候的GRID设置的比较小，现在又设置的大了，原来能对齐的现在就对不齐了。
建议你将GRID改小一点。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教一个关于cadence的问题~~
下一篇：请问concept HDL 与 ALLEGRO 能够交互布局吗？哪位高手知道给个操作说明吧。
