• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请教有关via的问题

请教有关via的问题

录入:edatop.com     点击:
我加某些via的时候(不是全部),为什么在current via list中显示*(找不到的标志),但是我在别人的一块板子中加同样一个via,却可以找到。谢谢高手指教。

在你自己PCB中的设计规则中没加载你所需的VIA

我在设计规则中加的时候,在current via list中显示*(没有找到)。

你需要在左边的available database padstacks 栏中加载啊

当前库中没找到你所需的VIA或库路径不对。

路径是对的。是用下面的add在available database padstacks 栏中加载via吗?在available database padstacks 没有显示新加的via,但是current via list中却显示*和刚才加的via。

高手帮帮忙呀!

问题找到了。原来是flash没有,所以via找不到。谢谢大家的帮忙。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:问一个关键问题,关于CAPTURE和ALLEGRO
下一篇:哭啊!,国外电子公司画 PCB 的都是博士!。

PCB设计培训课程推荐详情>>

  网站地图