• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错

动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错

录入:edatop.com     点击:
cadence: 动态的铜皮与静态的铜皮(同一net )一起, 出gerber 时老是提示出错,把静态的铜皮删除再出就可. 不知为何.哪位大侠另有高见

bug

我们可否从layout技术上处理这bug?那你出gerber 是如何出理,谢谢.

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:一个SYM对应多个Package
下一篇:如何修改元件的PAD

PCB设计培训课程推荐详情>>

  网站地图