anti etch 的問題

當anti etch 沒有完全切到板邊,還剩一點點的空間,這樣有沒有辦法check出來呢?因為我出一塊圖,二個電源short,發現是這問題,可是又沒DRC,要怎樣才能預防這樣的問題發生呢?有什麼方法可找出short的地方.

謝謝

首先，这个操作没有办法check出来，唯一办法就是人工检查，超出板边一些没关系，这个操作一定要谨慎，要知道，设计本身就是一个要认真仔细，来不得半点马虎的工作。

第二，其实这个问题是一个非常低级的错误。

第三，你所遇到的问题其实不能叫做短路，是应该叫做正常连接，因为你本身就没有把两块铜分开，其实铜上的网络本身就是同一种电源，如果其他操作都正确，绝对不可能发生此类“短路”，除非你的其他环节出问题了

建议，切割电源或者地层时，一定不要急于求成，要知道，这个操作不能为你节省多少时间，所以认认真真，一步一步来。

仅供参考

值得学习！

顶下去

受教,顶

规范设计可以有效的避免该问题：

在artwork中的Available films中，把ANTI ETCH层赋予相应的负片层中

1、负片先沿板边画一圈ANTI ETCH，宽度0。5MM以上

2、分割负片时ANTI ETCH衔接处重合

3、铺负片铜皮。

这样可以有效的避免你的错误。这个错误属于低级错误，仔细些是很容易避免的

package keepin和route keepin设置离board outline远一点就可以避免了吧，如果空间足够的话，

我有次制版厂商打电话询问有个定位孔过于靠边的问题，当时不是很明白，原来是可能出现短路的问题

我認同Asng和2008年的說法。遮屬於很低級的失誤，其實預防要從自己良好的layout習慣，和規范化的流程做起，不能單靠Tools本身的功能去預防,我們layout過程中往往會發生很多遇想不到的事情導致Gerber不能正常出去或者洗出來的板子有問題。在Allegro中內層的舖銅是以anti etch為准的，只要你按照樓上2008年的方法去做，之後不管你要修改哪一部分的銅箔只要修改該處的enti etch然後整個層再create一遍銅箔即可。遮樣會避免失誤。