• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > update symbol后出现的问题?

update symbol后出现的问题?

录入:edatop.com     点击:

请问update symbol后出现的问题怎么有时refresh后就会出现管脚连不上?且暴多DRC错误?为什么啊?

 

管脚连不上应该是Symbol的单位/精度与brd文件的不一致

在Tools/Derive Connectivity中勾选Convert Lines to Connect  Lines可以解决

至于暴多DRC,会不会是因为管脚与Cline偏差太多,不同Net的Cline连到管脚去了?

 

用楼上的方法应该可以解决,DRC的造成可能是你的封装有变化。仅供参考

谢谢管脚与Cline偏差太多,不同Net的Cline连到管脚去了?但是在update前是很好的啊~~~

应该是BRD FILE里的SYMBOLS与LIB里的SYMBOLS尺寸或精度不一样.仔细检查一下可以解决的.

你的 SYMBOLS都改了 尺寸就有变化了所以 你update以后 肯定回出现这样的情况了 你只要把 pin周围的cline给删除 从连一下就可以了

恩,check一下你零件库里面的symbols,应当有变动.

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求助:用Cadence的SI提取拓扑结构出错啦?
下一篇:請問錯誤訊息

PCB设计培训课程推荐详情>>

  网站地图