属性和约束产生DRC错误？

照理说不会有DRC啊,没碰到过这样的问题,

会不会是定义错了呢?

方便的话，传一下板子。象你这样的数据，不应该有DRC。L/W的DRC有两种情况比较常见1 Maximum Neck Length  2 Minimum Neck Width，都是与cns里Physical rule设置有关的，可以研究一下Min neck width 和 max neck length的效果。出现DRC的前提是Physical rule里Set DRC modes中Min line width为Always。

这是DRC的内容：

LISTING: 1 element(s)

           < DRC ERROR >          

  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
  Origin xy:       (2850.00 1620.74)

  CONSTRAINT:      Maximum Line Width
  CONSTRAINT SET:  DEFAULT
  CONSTRAINT TYPE: PHYSICAL CONSTRAINTS
    Constraint value: 8 MIL
    Actual value:     15 MIL

  - - - - - - - - - - - - - - - - - - - -

  Element type:    VERTICAL LINE SEGMENT
  Class:           ETCH
  Subclass:        BOTTOM

  part of a connect line
  Part of Net Name: VCC

segment:xy (2850.00 1366.49) xy (2850.00 1875.00) width (15.00)

  - - - - - - - - - - - - - - - - - - - -

这是VCC网络属性：

Net: VCC
   LOGICAL_PATH = @project1_lib.glbl(sch_1):vcc
   MIN_LINE_WIDTH = 15 MIL
   NO_RAT

缺省线宽是5Mil

为什么约束值是8mil，而且和MIN_LINE_WIDTH 属性产生冲突

把最大线宽设大或者设为0，再试试看，我们一般设置的是最小线宽，最大线宽一般是人为控制就可以了

把最大MAX_LINE_WIDTH设大不行，但设成0就行了。查资料说MAX_LINE_WIDTH设为0不进行DRC，设成大于0的值就会进行DRC。15.2版中Physical Rule Set中好像没有MAX_LINE_WIDTH这一项，15.5版中才有。谢谢Asng的帮助。 

当然把MAX_LINE_WIDTH设到大于所有网络线宽也不报错。总的来看还是设为0，取消Maximum Line Width DRC为好。

对，掌握了用法就可以了。以后用起来就知道怎么回事了