MB之LAYOUT讨论

帮朋友问几个问题：

1＃ 关于MB DRR 的layout ，看到这么一句，【All trace should't cross power spilt.】
是不是必须要给他铺出ddr自己的vcc来， 不知道为什么要这样子，有完整的地做参考平面 还不够么?

2＃ DDR的 数据总线或地址总线是不是只要做到组内的线等长就可以了哪?还是要要做到几组同时等长哪?

3＃ 还有一个关于power split的，因为一块板子有 很多种电源『往往都是5种以上』，除了布局的时候，尽管可以做到尽量同种电源的元件靠近放置，可是电源种类多，相对的分布还是比较的分散，有经验的前辈们，你们是怎么做的哪?
a 你们是一次性做好分割，然后再布线的么?－－（感觉这样子，难度好大，难以做到；）
b 还是先做个大概的分割 ，然后 布线，在布线的过程中 再做电源分割的调整哪? －－（感觉这样子，容易做些；）
c 干脆不分  布线完成后，再处理电源的分割～－－（担心 因为走线完成了，影响分割，或者因为分割又要重新调整布线；）

呵呵我已经很多年不做MB了,随便说一下,不对的朋友们补充啊

1,有完整的地平面固然不错,现在问题是MB一般是4层,而DDR一般不可能一层走完,需要TOP,BOTTOM都走线,而靠近POWER的那一层走线,会因为电源平面的改变而影响DDR信号,所以一般DDR走线不可以跨越不同的电源平面.

2,DDR的走线一般只需要同一个group等长,但是一般所有的DDR走线又会有一个总的长度限制.

3,其实主板的电源还是比较干净的,不算太乱, 至于你所的A,B,C3个方法其实都不重要,你自己喜欢那个办法就用那个办法,不必拘泥,但是要注意一些重要型号如CLK,USB,1394等信号不可以垮不同的电源平面就可以了.

呵呵,我抛砖引玉,还望高手们继续指正.

1.那句话只是让你不要跨电源。并没有限制你只能参考电源。ddr参考层大概分三种情况

a. 完全参考地  b 完全参考电源 c部分参考地，部分参考电源

其中a .c两种较常见。

2.一般情况下，组内要等长，组间不要求严格等长，但会有一个组间相差值，这个值是根据clock计算出来的。

3.电源其事是根据功能块来摆放的。lay之前就要先规划电源的大概位置，但是不可能一步到位，在lay线中不断调整！

仅供参考！

不错 ，不错～

看了，明了很多～～

谢谢 楼上的三位 哈～～

顺便问一下,现在双核心的PCB用几层的了呢,是不是现在依然还是用4层

2楼3楼是高手，见识了，谢谢~

6-8层吧`` 

6-8层不成笔记本了啊

关于第二点组间相差值，是根据clock计算出来的，怎么计算?还是凭借经验?比如要求个1/10时钟周期还是1/20时钟周期?

不同的芯片会有不同的要求,做主板应该有芯片的详细规格书吧