- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于allegro的铺地问题
我在allegro中用shape 铺地也设置了网络也设置了clearances 但是好象同铺的地和所有的过孔都连在一起了
不是同一网络的过空相连而不是同一网络的过孔则分开的
可能是动态shape没有正确显示。将显示模式选为smooth
我设置了,在shape ->global Dynamic parameters 中不能设置 提示 not editable
while in interactive command 在shape ->select shape or void 在点右键选
parameters 也不能设置 smooth变灰
我在shape->select shape or void 选中shape 后在shape ->global Dynamic parameters 设置smooth 是能设置的但是设置后都报错 布的线报L:S错误 过空报 V:S错误
直接铺静态铜好了,我一般都不用动态铜
或者你铺的就是静态铜而不是动态
铺静态铜也是一样,是不是我做封装时没有做什么flash啊,
我说的显现都是在布电源层的时候出现的,在布top层时是好的,不同的网络可以分开,是不是我因为在电源层上 layer type 设置了 plane 的原因啊
问题解决了,只要把 电源层的(setup ->cross-section)Negative 换成Positive但是不知道原因,请高手说明
扯皮
感觉有点被耍的感觉。
你做负片不早说。还…………
不好意思,我真不知道,我以为做负片就不用铺地了,可是看书上说也要画shape 设置网络, 好象protel里就不用铺了,那么我想请问如果我把电源层设置成负片那么我怎么才能和相同的网络的过空相连和不同网络的过孔不连在一起啊
12 楼提的问题我也想知道,那位能帮忙回答一下,3Q
过孔要作隔离焊盘和花焊盘,然后负片时就可以解决12楼的问题了。
负片的普通方法和正片是不一样的, 阴板铺铜的步骤是edit->split plane->creat,当然首先要有一个route keepin
我是新手,请教下楼上的大侠,route keepin怎么设置啊?
route KI 设置根据OUTLINE来定的,先shape-compose shape board geometry outline 然后再z-copy route KI .cantract 缩小多少就可以自己写了一般 20 MIL
我试过啊,Z-COPY后点下OUTLINE就产生了一个SHAPE,但是我没看见ROUTE KEEPIN这个名词啊?是不是生成的SHAPE就是route keepin啊?
没看到点一下calss选一下呀。
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:请问如何从Allegro中输出扩展名为VAL的文件
下一篇:请问大家有没有试着将ALLEGRO的PCB文件转换成POWERPCB的?