• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 关于DRC,如何叠放两个器件又没有DRC错误(有图)

关于DRC,如何叠放两个器件又没有DRC错误(有图)

录入:edatop.com     点击:

关于DRC,如何叠放两个器件又没有DRC错误,如图

我要摆放的两个器件如图1所示

 



要求两个器件叠放到一起,但是我放到一起后,有DRC错误:C/C和K/V

请教大家如何更改DRC的设置,让它没有报错,或如何摆放器件?

 这种DRC目前没有很好的办法去除,只是提醒设计者出现零件叠加问题,一般零件叠加是不允许的,但特殊需求出外,因此这类DRC如果存在就让它存在好了,但是最后出图的时候一定要逐个检查。也就是认为判断DRC是否合法。

仅供参考

这个零件好熟悉 嘻嘻~

哈哈,小编都给俺回帖了,不甚荣幸,谢啦!

既然你这样说,我心里就有底啦。

三种解决方法:

1,两个器件原理图和pcb都做一起;

2,如果做两个的话,两个place_bound层面不要重叠,如果重叠高度不要一样就可以了;

3,最简单就是直接把drc定义为waive DRC,这个功能仅15.5.1及之后版本有。

Try it!

设置高度应该就行吧

我在做的时候设置好高度就行

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:UTstarcom传输部招聘PCB人员(2名)
下一篇:Allegro的过孔能不能设置成像PowerPCB那样,可以看到孔的?

PCB设计培训课程推荐详情>>

  网站地图