- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
原理图打包时同，报元件封装名太长，怎么设置呢？
录入：edatop.com 点击：
搞了很久了，都没成功
#1 ERROR(302) Device library error detected.
Problems with device 'SN74LVC244A'. JEDEC_TYPE property 'PLCC20-DE730X600-W570-CLR65-PINW035X15' is illegal: 'Package name is too long.'.
Device 'SN74LVC244A' has library errors. Unable to transfer to Allegro.
在哪里修改设置呢?
请高手支招！
感谢 了！
combine的footprint或者在cfg文件里面设置一下看看
combine是什么属性啊，找了半天都没有找到呢?
麻烦高手详细点
急啊......
在生成netlist的时候有个combined Footprint属性，你看看值是什么
朋友我找不到这个设置呢?麻烦你说具体点吧。我用的是sp_b_15.5版本，我打包时直接使用export physical命令，并没有combine属性设置项，另外在Design entry HDL中AMs_simulator选项中有creat netlist选项，但并没出现属性设置提示啊?
能再说详细点么?
非常感谢你！
兄弟啊
人在哪里啊?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求助，由Protel转出来的原理图，怎么生成元件库。
下一篇：转art出现了问题
