• 易迪拓培训,专注于微波、射频、天线设计工程师的培养

新手请教啊

录入:edatop.com     点击:

ALLEGRO怎么导CAPTURE-----CIS的确网络表啊,希望有大侠把详细的流程明示,我特意画了不一个简单的电路图,虽然照书上说的来,但还是导不成功,郁闷.希望得到帮助

封装有了么?

仔细看log,可能是有错误

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:为何我的 Mechanical symbols是空的
下一篇:属性FIXED 与FIX_ALL 的差异为何?

PCB设计培训课程推荐详情>>

  网站地图