- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
怎么才能在敷铜时对同网络采用两种以上连通方式
用的是15.2
我在对GND层敷铜时,有些器件是压接件,想Full Connect,但有些不是,为了焊接方便,不想这样做。可以Allegro中,我只看到对全局的设置,一改就所有的敷铜都改了。我觉得一定是我用得不对,应该是可以分别设置的吧。
很抱歉对整体的shape fill是不能设置的,但是对于个别的孔与内层plane layer的连接时可以更改的
把那些你想要full con的孔的gnd层的flash设置成一个circle,这个circle的outer diameter必须小于或者等于该孔的diameter,这样就可以全连接了。祝你成功
顶一下,这个还是有用的
绝对可以,
先分块铺,可以选择动态铺铜.然后把作好thermal的那些cline的thermal属性删除.然后将它转换成静态铜,同样道理,再往你希望做Full Connect的地方铺上动态的铜(为了它能够自动避开).然后你再转换回静态铜,这样.有了两块静态的,而且属性一样的GND铜,再他们交接的地方选择merge sheap就可以把他们连起来了,两块合到一块之后,因为是静态铜了,不会改变原来的状态.
试试,不用谢!
好主意!我也有这样的问题。
学习了。
非常感谢上面几位朋友的指点.的确很有效.而且还让我学习了以前从来不用的指令.再次感谢!
提醒一下,我给的是内层负片的方法,而evel给的则是正片(不管内外喽)的方法
evel的方法对于表层还是比较可取的,但是未免太过麻烦了呵呵
还有一种方法这里爆出,就是给你想要f c的via设置一个
dyn_thermal_con_type的属性,whose value is full-con that's the best way for top posotive layer.Eventually, it would never affect the internal negative layers~!
try it ,an exellent approach
evel,您好,我按您的方法:"先分块铺,可以选择动态铺铜.然后把作好thermal的那些cline的thermal属性删除遇到一个问题,在编辑属性时,无法选中那些连接线,因此删不掉那些属性。Show出来的属性是ETCH,而且也能看到Properties attached to connect line THERMAL_RELIEF 。我是想用EDIT Properties来删这个属性,没成功,请教是否方法不对?还请指教
小编的意思是想同一个NET的SHAPE在某些地方是FULL而在另一些地方是thermal(十字形或米字形)。如果是这样的话这个问题就太好解决了,只要给他一个设定就可以完成这个动作,然后铺铜就可以得到想要的效果了
我记得系统自动做出来的thermal属性是cline.选择正确的类别就可以了.
一般小块铺,对于power够用就好,gnd是越大越好吧,不过绝对不能一块板子一下子的铺完,要不然会产生大量的天线铜和蜂腰.EMI在这方面非常的在意
同样在铺铜之前先设置好你的参数,一般来说0603以下尺寸是应该做thermal的(thermal的作用是什么?一 方面防止散热过快造成虚焊,一方面为了焊接牢固),但是同样是SMD pin一些大尺寸就不需要做thermal了,因此在这里,当你设置pin做tharmal的时候,一致的都做不好,很多时候是选择性了做.但是对于dip pin就一定要做thermal
深入探讨:你们有没有考虑过这些thermal的宽度和sheap距离via或者pad的距离 默认是20,12.我们要求25,12以上不解!望指教!
我选择的属性应该是正确的,可就是无法在编辑属性时选中它
我们公司的图通常也是25,12.好象是从哪个公司一脉相承下来的.具体原因不明,呵呵
请指教,怎么给它那个设定.先谢谢您了!
以上的都可以到参数里设置一下按F12可进入
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:在allegro中怎么检查DRC错误?
下一篇:深圳地区RMB诚购15.5视频教材