易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 为什么在覆负片铜的时候信号线都避不开啊？

为什么在覆负片铜的时候信号线都避不开啊？

录入：edatop.com 点击：

如题。见下图:

如果是14.2版的查看shape－－>parameters..里的参数,15版的改为动态即可自动避开不同信号的了

改成正片，再用上面的方法

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：关于光绘的一个问题i
下一篇：问一个比较弱的问题，shape菜单下面的compose shape是什么作用？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行