• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > CAPTURE CIS建库元件问题

CAPTURE CIS建库元件问题

录入:edatop.com     点击:

在画线可以取消栅格捕捉.....
而在放引脚时....都是捕捉栅格的....
这是怎么回事...?

这个好像是软件的默认设置吧

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请教建器件报错问题?谢谢,等待中
下一篇:自动布线DO文件的编写

PCB设计培训课程推荐详情>>

  网站地图