- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求助：allegro往PCB中导网表出错
录入：edatop.com 点击：
求助大家一个问题
我想确认我的原理图和PCB之间是否是同一版，采用方法是将网表文件再导入原理图中
但是我把网表导入PCB中后发生很多的错误有九千多项，多数是说ｃａｎ＇ｔ ｆｉｎｄ ｄｅｖｉｃｅ ｆｉｌｅ，但是我已经将PCB导出元器件的封装库了，而且也都放到了同一个文件夹下了，请问我该怎么办呢．对了，我生成网表是.NET的那种，使用ALLEGRO.DLL生成的，因为方案的技术支持要求我们用这种方式导出网表
这有没有可能是ALLEGRO版本的事，我们用得事15.2和15.5，而美国那边的原厂是用15.7版本的
再有谁能告诉我到哪里去下载ALLEGRO 15.7版本
想确认原理图和PCB之间是否是同一版
直接比对就可以了，应该没有必要再次导入
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求教 三角形PAD 怎么建？
下一篇：请教建器件报错问题？谢谢，等待中
