请问有人用过concept hdl 吗

用它做了一个fpga的库，可不知道为什么放到设计里pin name就不显示了，不知需要设置哪里才能显示出来，望高人指点一二了！

不知道你建库的过程。如果你是手工建立的，我可以给你点建议：Concept HDL library expert对Altera 的QuartusII，Xilinx的Ise，以及Actel都提供Import支持，按照提示做一下，如果你用Altera的芯片，在你QuartusII工程文件下，编译通过的话，都会有一个 *.pin 文件，这个就是要用到的文件，没有的话写个 分配管脚的 tcl 文件 编译生成吧。实在不行建议你用 csv 文件导入吧（先导出一个模板文件，在此基础上修改，都是基于文本的，很方便），cadence 自带文档有帮助例子，fpga这种动辄上千管腿的器件，手工不小心会出错不方便检查还不具备重现性。

我做库的时候就是根据protel的库考进来的，就是利用HDL由pdf创建元件的方法。生成的元件在symbol pins选项卡中，对logic pin 有 name 和 test 两个属性，在预览中这两个是都可以显示的，不过放到原理图中时就只能显示 text，pin name不知道为什么就不给显示了，感觉画原理图好不方便，本来test是要按功能命名的，可看不见pin name，感觉太不方便了，不知道谁能给解决一下，谢谢了！

components ->section

我怎么发不了新贴了?

怎么回事啊。

^_^，可以了，thank you very very much！

不过不知道这个选项到底啥子意思呀?

好好学习，天天向上~`

就是这个意思啊。

呵呵。不客气

主要是学的时候基本看的是视频，讲的没那么详细，对菜单介绍的较少，刚上手以后还要多多请教了，看来要抱本书详细看下了

請問我在建立symbol時發現圖形沒有顯示,我不知道要如何才能看見我所建立的symbol對不對呢?
又請問在建立package時,不是要指定jedec type嗎?我選取browse後跳出對話框,有一個鍵頭符號,我選取filter rows後應該多出一列空白列讓我輸入包裝,可是卻毫無反應,原因何在?