- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
生成Gerber时出现了这样的问题
录入：edatop.com 点击：
生成Gerber时出现了这样的问题，老是报这样的错误
我做的PCB上就一个地方有DRC错误，两个元件叠在一起，如下图，其他地方没有错误
运行Tools-DB cheeck. 一般刚netin完的图面都得check一次。现在发现这个问题，你得将drc update 掉。
还是有点问题，总感觉没有那个 PowerPCB的好用，出来的东西完全跟我想的不太一样，总掉了很多东西，不知道是什么毛病！
我没收检查 database,生成的文件里没有丝印；检查的话还是报错
我有时也具的ALLEGRO不是太好用，也可能是没有使用熟练的原因！
我今天也遇到了同样的问题,不知道今天晚上能不能解决,如果能解决,明天就把解决的方法发上来！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：BGA下的区域内进行整体的VIA替换
下一篇：顺德哪里有allegro培训呀
