- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教capture与allegro倒网表，PCB footprint的问题
录入：edatop.com 点击：
请问为什么我下载到的原理图里面都没有PCB footprint，而生成网表时PCB footprint为空就会报错呢?
难道不是在原理图里面设置PCB footprint?
capture里面的pcb footprint用的是allegro pcb中的
要在capture中加上PCB footprint的,除非你用other的方式出netlist.
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：如何实现线框的COPY
下一篇：Global Route Environment
