- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
請問有關clock信號線的問題
录入：edatop.com 点击：
我是新人菜鳥,我想向個位請教有關clock信號線的問題,我是做EMI的,主要是關心高速線,最近組長讓我們看一塊主板的PCB圖,讓我們提出modify,我什麼都不懂,只知道我要看高頻的線,聽說要看看從晶振出來的線,還有什麼南僑/北橋/CPU等等,本想問問清楚,可是他們特忙,希望能有人幫忙解釋下啊,謝謝
怎麼沒人頂啊?
这个问题比较复杂………………
没有例子不知道从哪儿说…………
clock信號線...基本來說能短就短..因為容易干擾其他信號
but有ㄉ要有信號DELAY設計
您ㄉ問題可以再清楚一點ㄇ
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：請教換層問題！在線等
下一篇：SPB16。0的版本兼容性问题
