- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教creat split plane出错如何解决
录入：edatop.com 点击：
各位高手，creat split plane －－－－vcc和gnd的时候出现这个possible DRC violations detected. Continued?是什么问题，现在不清楚是怎么产生的，请教各位该如何解决?对出gerber 是否会有影响?谢谢了
有时候出光绘会有问题，重新再出一次就可以了，基本上不会有问题的。
问题是没有的，有潜在的问题。因为你用的负片静态铜箔，会出drc，把这些drc消除就不会有潜在的问题了。不消除没问题，但这是潜在的其它问题
keepin package keepin router设置没有，如没有也会出现以上问题
package keepin and router keepin都设了，应该不是这个问题
这个问题究竟是怎么产生的呢?
而且我用低版本的产生split plane 就没有问题，不会出现那个警告，公司用15.5，家里是15.2
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：15.7安装2月7号的hotfix后，License失效，如何解决？
下一篇：谁有allegro零件封装的命名规则？
