• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 为什么我给某个区域设置了规则约束,却没起作用?

为什么我给某个区域设置了规则约束,却没起作用?

录入:edatop.com     点击:

我 在board-gemoetry/CONSTRAINT_AREA画了个方框,并给其添加了:

   CLIP_DRAWING = CLIP_9
   NET_PHYSICAL_TYPE = BGA-0.8
   NET_SPACING_TYPE = BGA-0.8

三个属性,可是DRC检测错误显示的却是:


  CONSTRAINT:      SMD Pin to Thru Via Spacing
  CONSTRAINT SET:  DEFAULT
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 8 MIL
    Actual value:     5.27 MIL

可见BGA-0.88跟本没其作用,不知道这是为什么?

我在space rule assignment table表里,已经将此区域的默认检查规则设置为BGA-0.8了,

谁能告诉我还有哪里漏了吗?
急急急啊

?

如图


你上面第三排:

Diff     Diff     Bga-0.8mm     Bga-0.8mm 

應該選Bga-0.8mm,而不是diff

因為少做ㄌ比對動作...所以軟體無法判別不同

楼上的说对了,NND的这应该是allegro 软件的一个bug,我把 spacing rule assignment talbe 改一下,再按OK,再改回去,一切OK了

我也碰到这个问题了,急!

请问小编,最后你是怎么解决的?

这怎么算bug?这给了你选择。如果没选择会怎样?

你还要在assign table中根据Area property进行assign的,试试,我这边可以这样做的

不太明白。小编的意思。你应该把解决好的方案也发出来看看。

人家才明白,你是在说什么。到底你改了什么?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:不等长,但无DRC错误显示,用Slide修线时可看到错误提示,怎么回事?
下一篇:求助:关于export 库的问题

PCB设计培训课程推荐详情>>

  网站地图