allegro_一堆问题，高手进来哈~

在学allegro中遇到的一些困惑

1  做负片必须满足哪些要求?

2  allegro安装文件中有一个SI8000，这是用来设置阻抗求线宽的吗?若是，allegro中在哪可以打开SI8000?

3  allegro中想更改或删除某些网络名称或元件值或元件，怎么可以进入ECO模式，在ECO模式下怎么更改?

4  在原理图和PCB不同步的情况下，若原理图有更新。怎么使原理图更新到PCB?

5  allegro中可以把*.brd中的元件保存到allegro库中吗?若可以，应该怎么做?

高手不要说多看看资料啊~嘿嘿~

还望高手给予解答，谢谢~~

都是很基本的问题，我都不知道怎么回答了，真的该先去看看书，或者先对于PCB生产工艺进行比较深入的了解。

你说的那个求线宽的工具，可以在CIS中找到。

负片和正片各有优缺点，不是必须满足哪些要求，而是根据自己的需要去选择哪个的问题。较浅显的区别就在于thermal，你可以观察下。

第三个问题，更改网络名称或原件，应该在capture中进行，然后生成netlist，导入到allegro中。

这也可以解决你的原理图到PCB的更新。在CADANCE中，有一个复选项（默认是选的），意思就是对PCB进行更新而不去改变没有原理图变化的部分。

.brd中的原件可以通过EXPORT--LIBRARY，来导出所有的原件。

好了，解释完成，希望你能得到帮助。

很感谢楼上ctlib的解答。

 不过我想问的第一个问题：在allegro设置负片的具体步骤?（负片和正片的区别我都清楚），第二个问题：在CIS中哪里可以打开SI8000?第三个我想问的是如果所画的板很简单，不需要绘制原理图，应该怎么在allegro中直接加元件和网络呢?

由于这些问题在书中没有说到，一个个查资料又很难查（这些问题解决了allegro基本上就都会了）

麻烦ctlib说详细点可以吗?再次谢谢！

看到问的问题，禁不住感慨一下：
“不需要绘制原理图，应该怎么在allegro中直接加元件和网络呢?”，
对此我想象出来的答案是：

不用手工去弄那几个NET文件，直接在allegro中放器件，关闭所有drc,胡乱添加连线就好了。 可是。

这样的板子你用起来放心吗?你设计的时候有安全感吗?就算你放心，你老板放心吗?你的老板（或是你自己）愿意冒更多的风险去重做板子吗?最终你的客户用起来放心吗?以你这种手工做板的方法，别人找你做PCB-LAYOUT的机会将会越来越少。

其实如果真的很简单的设计，从原理图到pcb也多要不了几分钟，可这几分钟可以使以后的设计更有适应性，更有安全感，更能适应以后时刻变化着的不同要求，同时当别人评价这个板子的时候自己更有信心。

以上我不是特别针对你哈，语气不好的地方见谅哦。

真是碰到高人了.怎么不解释我的问题呢?

http://www.pcbbbs.com/viewthread.php?tid=161048

四楼说得有道理，要是板很简单呢?比如说一个按键要单独画在一块小板上。网络不过五根，感觉画原理图真的太麻烦了。我以前用PADS可以直接进入ECO直接添加part和net..

若有知道的大虾麻烦给一下上面几个问题的答案好么

直接画就用Part logic 和 Net logic两功能.先在User Preferences editor到misc勾选logic_edit_enabled.