- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
Constraints的设定分三步走：
录入：edatop.com 点击：
Constraints的设定是设定一些限制参数，比如设定走线的宽度，走线的间距，以及在哪个区域走线的设定等等。打开设定是在下拉菜单setup,中constraints然后单击，也可以单击工具条图标 来开始它的设定。打开后如下（图表1）。
STANDARD DESIGN RULES标准设定规则，
On-Line DRC是设置及时DRC Check开关，通俗
点讲就是当选定On时，在你设计除了错误的同时，
它会出现DRC提示图标，即平常所说的“蝴蝶结”。
选中Off时就不会及时出现蝴蝶结告警，只有在你
Run一次DRC时才出现蝴蝶结告警。
Set Standard Values是设定一个PCB板中基本
走线的参数，单击它，可以看到如（图2）。
SUBCLASS DRC層面設定
LINE TO LINE 線到線的距離
LINE TO PAD 線到零件腳的距離
PAD TO PAD 零件腳到零件腳的距離
LINE WIDTH 最小線宽
ETCH ON SUBCLASS 層面走線設定 (ALLOWED 允許走線)
SAME NET DRC 對同一線（同一网络net）的DRC做CHECK
net属性（Properties）的设置
（以CPU的数据线和地址线为例子）
除了PCB基本参数设之外，还有一些特殊的设定，比如同一条net在哪个区域中(BGA)的走线与不在区域中的走线不一样等等，所以Constraints又有延伸的设定，在（图1）中可以看到的EXTENDED DESIGN RULES下的Spacing Rule Set(trace与trace之间线距设定)、Phycsical(Line/Vias)Rules Set(trace的线宽设定)就可以设定一些特殊的net走线的参数。
在EXTENDED DESIGN RULES设置之前，我们讲一下net属性设置和Areas的设定。
如（图3），我们选中Edit下拉菜单下的properties或者在
（图1）中的Spacing Rule Set下的
和
Phycsical(Line/Vias)Rules Set下的
来定义net的属性。在Ediet下设置
是单击后在控制面板如（图4）
中的过滤器中选中net，在PCB板中
点击你所要设定参数的net,会出现一
个表单如 (图5),在Table of Contents
下点选 NET_SPACING_TYPE、
NET_PHYSICAL_TYPE两项，分别
在Value中设定net间的线距名称和
走线线宽的名称，例如：在
NET_SPACING_TYPE后的Value
设定为cpu_13_13_20（表示在BGA
区域以外定义了此线距属性的net在
同一个Group的线距为13mil,不同
Group的线距也为13mil，而在与没
有定义此属性的net间的线距是20mil。
NET_PHYSICAL_TYPE后的Value
设定为7mil(表示在BGA区域以外
定义了此线宽属性的net走线的线宽
是7mil。
用Spacing Rule Set下的
设置是
单击此按钮后，在PCB板中定选net,
调出NET_SPACING_TYPE属性的
表单，敲入所要设置的名字
cpu_13_13_20，同理可以设置
NET_PHYSICAL_TYPE值。
下面再介绍Areas的设置。
Areas及其属性的设置
（以CPU和北桥两个BGA为例子）
Areas的设置是在（图1）的Areas下，单击Add增加一个
加一个Areas,注意在右边控制面板中Options下选中BOARD
GEOMETRY和CONSTRAINT_AREA (表示把Area画在
BOARD GEOMETRY的CONSTRAINT_AREA层面。）
然后画出一个区域（shape），在（图1）的Areas下面点选按钮
，回到PCB板中点选刚画好的区域线，
此时会跳出一个Areas值的设置窗口如（图7），我们定义Areas的
NET_PHYSICAL_TYPE为BGA_P,定义NET_SPACING_TYPE
为BGA_S。
另外一种定义方法是直接在BOARD GEOMETRY的CONSTRAINT_AREA层面画区域，
具体方法是在PCB Layout窗口中的Add下拉菜单中单击Line,同样在控制面板Options
（图6）中选定所画区域的层面，画出一个区域范围，定义区域名字时，要定义Area的属性，在Edit下拉菜单中单击Properties,然后在过滤器中选中shape,然后点选所画的区域线，同样弹出如（图7）的窗口，可以设置Area的属性名字，线距属性为BGA_S,线宽属性为
BGA_P,到此，Area的设置已完成，接下来是设置在线距属性为BGA_S的区域中走线的线距和在线宽属性为BGA_P的区域的走线的线宽。
设有属性的net在设有属性的Area内、外的参数设定
如果设置线距，我们回到（图1）中的Spacing Rule Set设置,点击按钮
，弹出窗口如（图8）,在
Add右边的空白处写上CPU_13单击Add,
CPU_13就会加到Constraints Set Name的列
表中去，选中CPU_13，在Line To Line的
Spacing值中填入13mil,表示trace之间的
距离是13mil。
ADD 增加間距規則設定
COPY 複製間距規則設定
DELETE 刪除間距規則設定
PIN TO PIN 零件腳到零件腳的距離
VIA TO PIN 鑽孔到零件腳的距離
VIA TO VIA 鑽孔到鑽孔的距離
VIA TO LINE 鑽孔到線的距離
SHAPE TO PIN 銅箔到零件腳的距離
SHAPE TO VIA 銅箔到鑽孔的距離
SHAPE TO LINE 銅箔到線的距離
SHAPE TO SHAPE 銅箔到銅箔的距離
DEFFERENTIAL PAIR 平行線設定
LENGTH TOLERANCE 平行線trace最长設定
PRIMARY MAX SEP 设定平行線trace间距值
SECONDARY MAX SEP 设定平行线允许误差的
间距。
SECONDARY LENGTH 不能做到精确平行的一
部分trace的最大总长
SAME NET DRC 對同net的trace间距
做DRC CHECK选中on
MIN BB VIA GAP 盲埋孔的最小距離
然后是先设置好DRC模式，在（图1）中Spacing Rule Set下单击按钮 ，打开线距DRC模式如（图9）照着设置按OK就可以了。
同样在（图1）中Phycsical(Line/Vias)Rules Set下单击按钮 ，打开线宽DRC模式如（图10）照着设置按下OK就可以了。
接下来的步骤是设定设置有属性的CPU的数据线和地址线（间距属性名字为cpu_13_13_20）net所走的trace在设置有间距属性名字为BGA_S的区域中以及区域外的走线线距；
另外要设置这些数据线和地址线（线宽属性名字为7mil）net所走的trace在设置有线宽属性名字为BGA_P的区域中及区域外所要走线的线宽。
设定设置有属性的CPU的数据线和地址线（间距属性名字为cpu_13_13_20）net所走的trace在设置有间距属性名字为BGA_S的区域中以及区域外的走线线距的方法：在
（图1）中Spacing Rule Set下单击按钮 ，弹出如（图10）的设置窗口。
我们找到设置有线距属性CPU_13_13_20的net与另外设置有线距属性CPU_13_13_20的net (在图10窗口中Net Spacing Type Properties下的两列名字)在NO_TYPE（表示没有设定区域的地方即BGA区域外），把后面Net Spacing Constraint Set选为CPU_13(前面图8设置为线距为13mil)。即不在区域内，设有线距属性的CPU_13_13_20的net之间的线距为13mil.
设置有线距属性CPU_13_13_20的net与另外设置有线距属性CPU_13_13_20的net在设置有线距属性BGA_S的区域的Net Spacing Constraint Set为5（即已经设置的5mil。）即设置有线距属性CPU_13_13_20的net之间在区域内的线距为5mil。
设置有线距属性CPU_13_13_20的net与没有设置线距属性的net(在图10窗口中Net Spacing Type Properties下为NO_TYPE)的Net Spacing Constraint Set为20mil。即设置有线距属性CPU_13_13_20的net与没有设置线距属性的net之间的线距参数为20mil。
小结：线距参数设定的理念是net与net在有区域或者没有区域的地方走线之间的距离。
线宽参数设定比线距参数设定简单一些，它的宗旨是：net走线在区域内外的线宽设定。下面来描叙怎样设置线宽参数：
在（图1）中的Phycsical(Line/Vias)Rules Set下单击按钮 ，弹出如（图11）
同上面设置把7mil加到Constraint Set Name
列表中
MIN LINE WIDTH 最小線宽。
MIN NECK WIDTH 穿過兩PIN間瓶頸最小線宽。
MIN NECK LENGTH 穿過兩PIN間瓶頸最小線。
宽的長度控制BY NET。
ALLOWED ON ETCH SUBCLASS 層面走線設定。
‘ T ’JUNCTIONS T ROUTE 設定“T”型
走线位置。
MIN BBVIA STAGGER 埋孔最小錯開距離。
MAX BBVIA STAGGER 埋孔最大錯開距離。
PAD/PAD DIRECT CONNECT 焊點與焊點直接
連接設定。
VIA LIST PROPERTY 鑽孔屬性設定。
AVAILABLE PADSTACKS 可用的PADSTACKS。
CURRENT VIA LIST 以設定為鑽孔
的PADSTACKS。
ADD 增加PADSTACKS。
DELETE 刪除PADSTACKS。
随后是设定走线线宽参数，在（图1）
中Phycsical(Line/Vias)Rules Set下点击
按钮 ，弹出如（图12）的设置窗口。
在Net Physical Propert下找到设置有线宽属性名字为7MIL的net,在Area Property找到没有设置有线宽属性NO_TYPE(即区域外)，在Physical Constraint Set下拉列表中选中7MIL(表示走线线宽为7mil)。即在区域外，设置有线宽属性名字为7MIL的net所走的trace为7mil。
在Net Physical Propert下找到设置有线宽属性名字为7MIL的net，在Area Property找到设有线宽属性名字为BGA_P的区域（即区域内），在Physical Constraint Set下拉列表中选中5(表示走线线宽为5mil，在上面设置7mil的时候设置的)。即在区域内，设置有线宽属性名字为7MIL的net所走的trace为5mil。
STANDARD DESIGN RULES标准设定规则，
On-Line DRC是设置及时DRC Check开关，通俗
点讲就是当选定On时，在你设计除了错误的同时，
它会出现DRC提示图标，即平常所说的“蝴蝶结”。
选中Off时就不会及时出现蝴蝶结告警，只有在你
Run一次DRC时才出现蝴蝶结告警。
Set Standard Values是设定一个PCB板中基本
走线的参数，单击它，可以看到如（图2）。
SUBCLASS DRC層面設定
LINE TO LINE 線到線的距離
LINE TO PAD 線到零件腳的距離
PAD TO PAD 零件腳到零件腳的距離
LINE WIDTH 最小線宽
ETCH ON SUBCLASS 層面走線設定 (ALLOWED 允許走線)
SAME NET DRC 對同一線（同一网络net）的DRC做CHECK
net属性（Properties）的设置
（以CPU的数据线和地址线为例子）
除了PCB基本参数设之外，还有一些特殊的设定，比如同一条net在哪个区域中(BGA)的走线与不在区域中的走线不一样等等，所以Constraints又有延伸的设定，在（图1）中可以看到的EXTENDED DESIGN RULES下的Spacing Rule Set(trace与trace之间线距设定)、Phycsical(Line/Vias)Rules Set(trace的线宽设定)就可以设定一些特殊的net走线的参数。
在EXTENDED DESIGN RULES设置之前，我们讲一下net属性设置和Areas的设定。
如（图3），我们选中Edit下拉菜单下的properties或者在
（图1）中的Spacing Rule Set下的
和
Phycsical(Line/Vias)Rules Set下的
来定义net的属性。在Ediet下设置
是单击后在控制面板如（图4）
中的过滤器中选中net，在PCB板中
点击你所要设定参数的net,会出现一
个表单如 (图5),在Table of Contents
下点选 NET_SPACING_TYPE、
NET_PHYSICAL_TYPE两项，分别
在Value中设定net间的线距名称和
走线线宽的名称，例如：在
NET_SPACING_TYPE后的Value
设定为cpu_13_13_20（表示在BGA
区域以外定义了此线距属性的net在
同一个Group的线距为13mil,不同
Group的线距也为13mil，而在与没
有定义此属性的net间的线距是20mil。
NET_PHYSICAL_TYPE后的Value
设定为7mil(表示在BGA区域以外
定义了此线宽属性的net走线的线宽
是7mil。
用Spacing Rule Set下的
设置是
单击此按钮后，在PCB板中定选net,
调出NET_SPACING_TYPE属性的
表单，敲入所要设置的名字
cpu_13_13_20，同理可以设置
NET_PHYSICAL_TYPE值。
下面再介绍Areas的设置。
Areas及其属性的设置
（以CPU和北桥两个BGA为例子）
Areas的设置是在（图1）的Areas下，单击Add增加一个
加一个Areas,注意在右边控制面板中Options下选中BOARD
GEOMETRY和CONSTRAINT_AREA (表示把Area画在
BOARD GEOMETRY的CONSTRAINT_AREA层面。）
然后画出一个区域（shape），在（图1）的Areas下面点选按钮
，回到PCB板中点选刚画好的区域线，
此时会跳出一个Areas值的设置窗口如（图7），我们定义Areas的
NET_PHYSICAL_TYPE为BGA_P,定义NET_SPACING_TYPE
为BGA_S。
另外一种定义方法是直接在BOARD GEOMETRY的CONSTRAINT_AREA层面画区域，
具体方法是在PCB Layout窗口中的Add下拉菜单中单击Line,同样在控制面板Options
（图6）中选定所画区域的层面，画出一个区域范围，定义区域名字时，要定义Area的属性，在Edit下拉菜单中单击Properties,然后在过滤器中选中shape,然后点选所画的区域线，同样弹出如（图7）的窗口，可以设置Area的属性名字，线距属性为BGA_S,线宽属性为
BGA_P,到此，Area的设置已完成，接下来是设置在线距属性为BGA_S的区域中走线的线距和在线宽属性为BGA_P的区域的走线的线宽。
设有属性的net在设有属性的Area内、外的参数设定
如果设置线距，我们回到（图1）中的Spacing Rule Set设置,点击按钮
，弹出窗口如（图8）,在
Add右边的空白处写上CPU_13单击Add,
CPU_13就会加到Constraints Set Name的列
表中去，选中CPU_13，在Line To Line的
Spacing值中填入13mil,表示trace之间的
距离是13mil。
ADD 增加間距規則設定
COPY 複製間距規則設定
DELETE 刪除間距規則設定
PIN TO PIN 零件腳到零件腳的距離
VIA TO PIN 鑽孔到零件腳的距離
VIA TO VIA 鑽孔到鑽孔的距離
VIA TO LINE 鑽孔到線的距離
SHAPE TO PIN 銅箔到零件腳的距離
SHAPE TO VIA 銅箔到鑽孔的距離
SHAPE TO LINE 銅箔到線的距離
SHAPE TO SHAPE 銅箔到銅箔的距離
DEFFERENTIAL PAIR 平行線設定
LENGTH TOLERANCE 平行線trace最长設定
PRIMARY MAX SEP 设定平行線trace间距值
SECONDARY MAX SEP 设定平行线允许误差的
间距。
SECONDARY LENGTH 不能做到精确平行的一
部分trace的最大总长
SAME NET DRC 對同net的trace间距
做DRC CHECK选中on
MIN BB VIA GAP 盲埋孔的最小距離
然后是先设置好DRC模式，在（图1）中Spacing Rule Set下单击按钮 ，打开线距DRC模式如（图9）照着设置按OK就可以了。
同样在（图1）中Phycsical(Line/Vias)Rules Set下单击按钮 ，打开线宽DRC模式如（图10）照着设置按下OK就可以了。
接下来的步骤是设定设置有属性的CPU的数据线和地址线（间距属性名字为cpu_13_13_20）net所走的trace在设置有间距属性名字为BGA_S的区域中以及区域外的走线线距；
另外要设置这些数据线和地址线（线宽属性名字为7mil）net所走的trace在设置有线宽属性名字为BGA_P的区域中及区域外所要走线的线宽。
设定设置有属性的CPU的数据线和地址线（间距属性名字为cpu_13_13_20）net所走的trace在设置有间距属性名字为BGA_S的区域中以及区域外的走线线距的方法：在
（图1）中Spacing Rule Set下单击按钮 ，弹出如（图10）的设置窗口。
我们找到设置有线距属性CPU_13_13_20的net与另外设置有线距属性CPU_13_13_20的net (在图10窗口中Net Spacing Type Properties下的两列名字)在NO_TYPE（表示没有设定区域的地方即BGA区域外），把后面Net Spacing Constraint Set选为CPU_13(前面图8设置为线距为13mil)。即不在区域内，设有线距属性的CPU_13_13_20的net之间的线距为13mil.
设置有线距属性CPU_13_13_20的net与另外设置有线距属性CPU_13_13_20的net在设置有线距属性BGA_S的区域的Net Spacing Constraint Set为5（即已经设置的5mil。）即设置有线距属性CPU_13_13_20的net之间在区域内的线距为5mil。
设置有线距属性CPU_13_13_20的net与没有设置线距属性的net(在图10窗口中Net Spacing Type Properties下为NO_TYPE)的Net Spacing Constraint Set为20mil。即设置有线距属性CPU_13_13_20的net与没有设置线距属性的net之间的线距参数为20mil。
小结：线距参数设定的理念是net与net在有区域或者没有区域的地方走线之间的距离。
线宽参数设定比线距参数设定简单一些，它的宗旨是：net走线在区域内外的线宽设定。下面来描叙怎样设置线宽参数：
在（图1）中的Phycsical(Line/Vias)Rules Set下单击按钮 ，弹出如（图11）
同上面设置把7mil加到Constraint Set Name
列表中
MIN LINE WIDTH 最小線宽。
MIN NECK WIDTH 穿過兩PIN間瓶頸最小線宽。
MIN NECK LENGTH 穿過兩PIN間瓶頸最小線。
宽的長度控制BY NET。
ALLOWED ON ETCH SUBCLASS 層面走線設定。
‘ T ’JUNCTIONS T ROUTE 設定“T”型
走线位置。
MIN BBVIA STAGGER 埋孔最小錯開距離。
MAX BBVIA STAGGER 埋孔最大錯開距離。
PAD/PAD DIRECT CONNECT 焊點與焊點直接
連接設定。
VIA LIST PROPERTY 鑽孔屬性設定。
AVAILABLE PADSTACKS 可用的PADSTACKS。
CURRENT VIA LIST 以設定為鑽孔
的PADSTACKS。
ADD 增加PADSTACKS。
DELETE 刪除PADSTACKS。
随后是设定走线线宽参数，在（图1）
中Phycsical(Line/Vias)Rules Set下点击
按钮 ，弹出如（图12）的设置窗口。
在Net Physical Propert下找到设置有线宽属性名字为7MIL的net,在Area Property找到没有设置有线宽属性NO_TYPE(即区域外)，在Physical Constraint Set下拉列表中选中7MIL(表示走线线宽为7mil)。即在区域外，设置有线宽属性名字为7MIL的net所走的trace为7mil。
在Net Physical Propert下找到设置有线宽属性名字为7MIL的net，在Area Property找到设有线宽属性名字为BGA_P的区域（即区域内），在Physical Constraint Set下拉列表中选中5(表示走线线宽为5mil，在上面设置7mil的时候设置的)。即在区域内，设置有线宽属性名字为7MIL的net所走的trace为5mil。
不错呀。
嘿嘿，不过BBVIA的最大交错距离和最小交错距离怎么解释呀。我弄了半天不懂
好文章，可惜怎么没图?
是呀,沒圖,有圖會更形象一點
先拷下來,在慢慢看
内容不错！上传图片用browse 然后上传就可以了(不过有些麻烦),你应该是用复制的吧！
鼓励一下！
对我这个新手来说是个及时雨。ths
郭敏﹐一猜就知道是你。你知道我是誰吧?
内容不错！ 你自己写的? 好多啊！
maggie7458,kelly guo,知道我是谁吗?嘻嘻
不错的东东，
錢老板﹐是你吧﹐哈哈
深蓝正好用到，姜猪小编也不用辛苦啦
不錯不錯
郭敏，钱老板都在这啊
呵呵，以上是...好有趣哦呵呵呵
文章看不了图，lz是不是更新一下呵呵
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：急问？allegro14.2 15.0共存？
下一篇：via的仿真模型如何建立
