• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 高速电路规则设置的问题,等长规则

高速电路规则设置的问题,等长规则

录入:edatop.com     点击:
通过Setup->Constraints->Electrical constraint sets..调出Electrical constraints对话框,在Net Values栏的Relative pro delay项,写上管脚对的等长量,如下图所示,但点击OK后,此项数据又为空。


通过Setup->Electrical constraint spreadsheet..调出如下设置表格,在Net项,对等长规则都做了设置;但在Electrical constraint set项,等长规则栏RPD_MA的Membership对话框中没有可加入的管脚对,此处的内容从哪里设置,才会出现管脚对?如下图示:


hhe

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求助菜鸟学习Cadence 15.5 第一个问题?
下一篇:FPM是哪里下载的? about上说bbs在这里,但没找到

PCB设计培训课程推荐详情>>

  网站地图