• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > capture cis生成网路表时出现的错误

capture cis生成网路表时出现的错误

录入:edatop.com     点击:

capture cis生成网路表时出现的错误

各位大侠,帮我看看capture cis生成网路表时出现的错误:
#1 Warning [ALG0016] Part Name "USB_MINI-AB_MINIUSB_F_USB_MINI-AB" is renamed to "USB_MINI-AB_MINIUSB_F_USB_MINI-".
#2 Warning [ALG0016] Part Name "POLY SWITCH/1.5A_CAP_200_POLY SWITCH/1.5A" is renamed to "POLY SWITCH/1.5A_CAP_200_POLY S".
#3 Warning [ALG0016] Part Name "CRYSTAL_SMD0705_CRYSTAL_32.768KHZ" is renamed to "CRYSTAL_SMD0705_CRYSTAL_32.768K".
...............................................................

...................................................................
好像是警告元件名称过长了。

比如第一条警告,我的器件封装是“MINIUSB_F”;名称是“USB_MINI-AB”
但为什么生成网络表时会变成元器件名为“USB_MINI-AB_MINIUSB_F_USB_MINI-AB”了呢?
也就是元器件名变为“元器件名称+封装名+元器件名称”!奇怪!
请高手赐教!

只要在这个器件的DEVICE里写个名字就OK了,否则如果这个DEVICE里是空的话,就会默认他的封装名加标号等一长串

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allegro元件的丝印要不要另外画?
下一篇:protel封装库转Allegro疑问

PCB设计培训课程推荐详情>>

  网站地图