- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
cadence DRC
录入：edatop.com 点击：
candence 当用create在负片铺同时有possible DRC violations detected, continue?
如才能找到这个错误,如果不管这个错误直接铺铜会不会有问题?
不太清楚你这是怎么铺铜的。
应该先选好层，比如选地层。
然后shape->polygon绘制铜边界，我都是铺成动态铜皮。
你说的用create铺铜没用过
edit---split plane--create, 就不用用手画,很累.
回3楼
我一般是你说的那个命令来分隔电源层和地层的。
铺铜的时候我用的就是我说的那种方法，然后添加Anti-Etch。
接下来用你的说得命令进行分割。
下次铺铜的时候试一下你的方法，学习了！
