请用concept HDL的大侠进来看看

用Part Developer打开standard中的任意一个电源符号，再存盘会报错

pdv_107：File e:/Cadence/SPB_15.5/share/library/standard/pvcc/entity/verilog.v is not present. Cannot run executable van

和

pdv_106：Saving of Cell pvcc in Library standard is not successful。

其实只要符号具有BODY_TYPE=PLUMBLING这个属性就会报错，原因是BODY_TYPE=PLUMBLING抑制entity文件夹的产生，当然也找不到verilog.v文件了。关键是既然电源符号需要BODY_TYPE=PLUMBLING这个属性，就不应该报错。是软件的BUG还是其他的原因?

各位可以在自己的工程中试试。

不知道这个是什么原因

确实有此类问题，只能发表下个人意见了。就对于这个power来说，我并不觉得entity必须存在，这个提示可以忽略。