易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 铺铜出问题

铺铜出问题

录入：edatop.com 点击：

DRC为V/S

我用了两种孔,一种大点,一种小点,小的铺铜之后不会有V/S情况,而大的就出现了错误

请各位指点指点

可能是Spacing Rule Set里面的 shape to via设置的问题吧?

已解决,谢了

如何解决的撒

可能是大孔的属性没带进去

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：出NC drill出问题？求救！急！
下一篇：PROTEL的netlist如何导入allegro里面

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行