• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Design Entry CIS 生成网表出错问题?

Design Entry CIS 生成网表出错问题?

录入:edatop.com     点击:

Design Entry CIS 生成网表出错问题?

请高手们请教我吧。

谢谢





c:\Cadence\SPB_15.7\tools\capture这个目录下没有allegro.cfg文件,在电脑上搜索一下看其它地方有没有这个文件,或在其它电脑上拷一个到这个目录.

如果电脑装有“麦咖啡”杀毒软件,请关闭,

看你的不像,建议重装一下吧!

好像找不到啊。怎么放进去呢。我把原理考进去吗?



不要把原理图文件放在中文或含有空格等非法字符的目录下。

学习下。

{ Using PSTWRITER 10.0-P002Dec-10-2009 at 09:35:24 }

#1 Error   [ALG0042] Duplicate Reference Designator L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#2 Error   [ALG0045] multiple pin 1's which have different nets connected for L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#3 Error   [ALG0045] multiple pin 2's which have different nets connected for L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#4 Aborting Netlisting... Please correct the above errors and retry.

问下导网表时出现这些问题怎么解决?

难倒就不能重名吗?

学习下。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:光绘出错,哪位大侠知道啊?
下一篇:紧急求救 allegro15.2能否导3D的机构图........

PCB设计培训课程推荐详情>>

  网站地图