• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助:导入网表时报错?

求助:导入网表时报错?

录入:edatop.com     点击:

------ Oversights/Warnings/Errors ------


#1   ERROR(102) Run stopped because errors were detected

netrev run on Dec 30 11:10:19 2009
   DESIGN NAME : 'LIMIT_04NE_MB_SCH_V10_1230P'
   PACKAGING ON May 28 2006 22:05:31

   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON

  1 errors detected
 No oversight detected
 No warning detected

cpu time      0:04:45
elapsed time  0:00:03

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求个邀请码!
下一篇:关于ALLEGRO里线长的问题

PCB设计培训课程推荐详情>>

  网站地图