- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请问cadence15.5生成网表时能不能忽略器件的value值？
录入：edatop.com 点击：
更改原理图时更改了大部分器件的value值，重新导入网表时PCB上很多器件都飞了，得重新放置，因为某些原因器件的位置不能变动，所以挨个往里面放置很是头疼……哪位达人给指点一下……谢谢……
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教各位大侠 Allegro 里怎么看一块PCB总的PIN数，谢谢。
下一篇：急！allegro模块复用的问题...
