- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教concept HDL 建立元件库的问题
录入：edatop.com 点击：
建立元件库的时候，两个管脚的名字不能一样，但许多器件管脚名是一样的，如何处理?
比如一管教数200+ 的FPGA，它有好多通用IO， 在建立原理图的时候怎么处理；其他的如电源，地等，不把它当GLOBAL PIN处理， 该怎么办?
谢谢~！
对电源：管脚命名不同，可在画原理图时将它们连接到同一网络即可，不把它当GLOBAL PIN处理。
对通用IO：命名稍作区分就行，没关系的。
global pin到底有什么用呢，如果用了，在symbol中就看不到，怎么才能看到呢
自己加个后缀用以区分
a
可以同名，警告不用理会，直接save下，搞定。
郁闷，居然回帖也要求长度。哈哈哈呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：CANDENCE SPB15.5安装指南
下一篇：allegro env 设置
