- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
奇怪,请高手看下！
录入：edatop.com 点击：
我用的是CADENCE15.5 的ALLEGRO画图,我的SETUP里面CONSTRAINTS里面SHAPE和VIA最小间距设置是0.1524,在SHAP的VOID设置里SHAPE和VIA设置成DRC,
但是不论是自动VOID还是手动VOID,VOID出来的间距都远大于0.1524(SHAPE与VIAS之间)
后面我对这两处的参数进行修改,发现不论怎么改VOID出来的间距都不会变化！
很奇怪,请高手帮忙解答下！
但是不论是自动VOID还是手动VOID,VOID出来的间距都远大于0.1524(SHAPE与VIAS之间)
后面我对这两处的参数进行修改,发现不论怎么改VOID出来的间距都不会变化！
很奇怪,请高手帮忙解答下！
关于rule定义，其中在constraint(set values)里边定义之后。再在Assignment table里边映射给相关spacing属性。这个相关spacing是直接定义在net上的，也就是说你定义的rule，必须通过映射才行。注意有三个地方设对了才有作用。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：16.2中差分对的设置
下一篇：Allegro 16.01 详细安装步骤及破解
