首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Allegro 16.3中的Fpga System Planner DOME问题的解决办法

Allegro 16.3中的Fpga System Planner DOME问题的解决办法

录入：edatop.com 点击：

打开Cadence LicenseManager下的License文件，添加一下段落：
FEATURE OrCAD_FPGA_System_Planner cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
      F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
      0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
      SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
      32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
      2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Planner_L cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
      F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
      0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
      SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
      32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
      2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Planner_XL cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
      F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
      0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
      SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
      32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
      2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Plan_GXL cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
      F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
      0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
      SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
      32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
      2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_2FPGA cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
      F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
      0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
      SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
      32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
      2E5A 60E1 1FEF DE6A"
然后启动lmtools 工具，在start/stop/reread 先 stop server 再start server OK.

谢谢，回去试下

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：Cadence 16.3安装问题
下一篇：stack up issue

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

Allegro 16.3中的Fpga System Planner DOME问题的解决办法

PCB设计栏目

频道总排行