- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
从Concept HDL导出的netlist怎么把约束加进去？
录入：edatop.com 点击：
请教各位，我从Concept HDL的Export Physical里面导出了pstchip.dat pstxnet.dat pstxprt.dat这三个netlist文件，但是导入到pcb以后发现constraints没有加进去，导致pcb一片黄，请问改怎么把constraints加入到pcb里面，谢谢了
顶一下，没人知道么
直接生成网表文件就带有约束的吧
哈啊哈呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵呵
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Allegro 16.x 鼠标提示如何打开？
下一篇：更改原理图位号后导入PCB，怎样才能使PCB上的元器件位置不移动
