- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR3 6层板走线
录入：edatop.com 点击：
叠层1： T L2G L3V L4V L5G B
叠层2： T L2G L3IN L4V L5G B
叠层3： T L2V L3IN L4IN L5G B
哪种好一点，DDR3的CHA CHB分别走在那一层比较好?
叠层2： T L2G L3IN L4V L5G B
叠层3： T L2V L3IN L4IN L5G B
哪种好一点，DDR3的CHA CHB分别走在那一层比较好?
...........................
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：利用封装生成器FPM0.08生成的封装在allegro 16.0中 无法生成焊盘，0.07版本的也是一
下一篇：Allegro设置好的底片怎么从右边的Control中拉不出来？
